Ускорение программ с помощью RISC-V Vector и трудности его верификации
Программный комитет ещё не принял решения по этому докладу
Целевая аудитория
Системные программисты, которые хотят понимать направление развития современных CPU в части векторных вычислений, а так же инженеры интересующиеся современными подходами к верификации сложных аппаратных ускорителей.
Тезисы
Я расскажу о векторном расширении архитектуры RISC-V, и его роли в общем конвейере CPU.
Так же будут освещены возможности векторного расширения в части ускорения типовых алгоритмов и трудности с которыми сталкиваются как разработкики векторного расширения, так и верификаторы.
11 лет в разработке "железа". Прошел путь от ручного травления плат до ведущего инженера по верификации ASIC. Разрабатывал аппаратные нейроускорители, в настоящее время делится опытом с другими инженерами и занимается верификацией высокопроизводительного суперскалярного процессорного ядра на архитектуре RISC-V
Видео
Другие доклады секции
Доклады вне привычной рамки
